Advanced VLSI Design and Testability Issues
Ta książka ułatwia osobom zainteresowanym VLSI nie tylko dogłębną wiedzę, ale także szerokie aspekty tego zagadnienia, wyjaśniając jego zastosowania w różnych dziedzinach, w tym w przetwarzaniu obrazu i biomedycynie. Dogłębne zrozumienie podstawowych pojęć daje możliwość opracowania nowego aspektu aplikacji, o co bardzo dobrze zadbano w tej książce, używając prostego języka do wyjaśnienia pojęć.
W świecie VLSI nie można ignorować znaczenia języków opisu sprzętu, ponieważ projektowanie tak gęstych i złożonych obwodów nie jest bez nich możliwe. Do projektowania wykorzystywane są zarówno języki Verilog, jak i VHDL. Najbardziej interesującą częścią książki są obecne potrzeby wysokowydajnych układów scalonych (IC), w tym urządzeń o niskim poborze mocy i nowych materiałów, które mogą odgrywać bardzo ważną rolę w osiąganiu nowych funkcji.
Testowanie układów VLSI staje się ważniejsze niż projektowanie układów w erze technologii nanometrowej.
Rola algorytmów symulacji błędów jest bardzo dobrze wyjaśniona, a ich implementacja przy użyciu Verilog jest kluczowym aspektem tej książki. Ta książka jest dobrze zorganizowana w 20 rozdziałach.
Rozdział 1 kładzie nacisk na zastosowania FPGA w różnych aplikacjach przetwarzania obrazu i biomedycznych. Następnie w rozdziałach 2-5 opisano podstawy projektowania cyfrowego z perspektywy języka HDL. W rozdziałach 6 i 7 skupiono się na zwiększeniu wydajności za pomocą alternatywnych materiałów lub geometrii dla projektów FET opartych na krzemie.
Rozdziały 8 i 9 opisują badanie interakcji dwucząsteczkowych z biosensorycznymi tranzystorami FET. Rozdziały 10-13 dotyczą zaawansowanych struktur FET dostępnych w różnych kształtach, materiałach, takich jak nanodruty, HFET, oraz ich porównania pod względem obliczania wskaźników wydajności urządzenia. Rozdziały 14-18 opisują różne techniki projektowania VLSI specyficzne dla aplikacji oraz wyzwania związane z projektowaniem obwodów analogowych i cyfrowych.
Rozdział 19 wyjaśnia kwestie testowalności VLSI wraz z opisem symulacji i jej kategoryzacją na symulację logiki i błędów w celu generowania wzorców testowych przy użyciu Verilog HDL. Rozdział 20 omawia zabezpieczony projekt VLSI z zaciemnianiem sprzętowym poprzez ukrywanie struktury i funkcji układu scalonego, co znacznie utrudnia inżynierię wsteczną.
