Opinie czytelników
Podsumowanie:Książka o SystemVerilog ma mieszane recenzje, z których niektórzy chwalą jej głębię i kompleksowość, podczas gdy inni krytykują jej zdezorganizowaną strukturę i brak praktycznych przykładów.
Zalety:Jest to dobrze zbadany materiał referencyjny, który obejmuje zarówno podstawowe, jak i zaawansowane aspekty SystemVerilog. Wielu recenzentów chwali szczegółowe wyjaśnienia, efektywne rozbicie złożonych pojęć i przydatność w pracach weryfikacyjnych. Niektórzy uważają, że jest ona odpowiednia zarówno dla początkujących, jak i doświadczonych inżynierów.
Wady:Krytycy wspominają, że książka jest słabo zorganizowana, przypominając raczej zbiór notatek niż systematyczny przewodnik. Pojawiają się skargi na brak podstawowej wiedzy i brak praktycznych przykładów lub projektów. Ponadto zauważono takie kwestie, jak literówki i niespójne style rysunków.
(na podstawie 7 opinii czytelników)
Oryginalny tytuł:
Introduction to Systemverilog
Zawartość książki:
Niniejsza książka stanowi praktyczny, zorientowany na zastosowania przewodnik po całym języku SystemVerilog zgodnym ze standardem IEEE 1800. Czytelnicy skorzystają z podejścia krok po kroku do nauki języka i niuansów metodologicznych, które umożliwią im projektowanie i weryfikację złożonych układów ASIC/SoC i CPU. Autor omawia całe spektrum języka, w tym między innymi losowe ograniczenia, asercje SystemVerilog, pokrycie funkcjonalne, klasy, kontrolery, interfejsy i typy danych. Napisana przez doświadczonego, profesjonalnego użytkownika końcowego projektów ASIC/SoC/CPU i FPGA, książka ta wyjaśnia każdą koncepcję za pomocą łatwych do zrozumienia przykładów, dzienników symulacji i aplikacji pochodzących z rzeczywistych projektów. Czytelnicy będą mogli zmierzyć się ze złożonym zadaniem projektowania wielomilionowych bramek ASIC.
⬤ Zapewnia kompleksowe omówienie całego języka SystemVerilog w standardzie IEEE;
⬤ Obejmuje ważne tematy, takie jak ograniczona weryfikacja losowa, klasy SystemVerilog, asercje, pokrycie funkcjonalne, typy danych, kontrolery, interfejsy, procesy i procedury, a także inne cechy języka;
⬤ Wykorzystuje łatwe do zrozumienia przykłady i dzienniki symulacji; przykłady można symulować i będą one dostępne online;
⬤ Napisana przez doświadczonego, profesjonalnego użytkownika projektów ASIC/SoC/CPU i FPGA.
Jest to dość obszerna praca. Napisanie jej musiało zająć dużo czasu. Bardzo podoba mi się to, że autor rozdzielił każdą z konstrukcji SystemVerilog i omówił je bardzo szczegółowo, w tym przykładowy kod i dzienniki symulacji. Na przykład, istnieje rozdział poświęcony tablicom, a inny poświęcony kolejkom - to świetne rozwiązanie.
Language Reference Manual (LRM) jest dość gęsty i trudny w użyciu jako tekst do nauki języka. Ta książka wyjaśnia semantykę na poziomie szczegółowości, który nie jest możliwy w LRM. Jest to mocna strona tej książki. Będzie to doskonała książka dla początkujących użytkowników i jako podręczne źródło informacji dla doświadczonych programistów.
Mark Glasser.
Cerebras Systems.
