Opinie czytelników
Podsumowanie:Książka jest wysoko ceniona za przejrzystość i praktyczne podejście do asercji SystemVerilog (SVA), dzięki czemu jest cennym źródłem informacji zarówno dla początkujących, jak i doświadczonych użytkowników. Zawiera dobrze wyjaśnione koncepcje, przykłady i diagramy, które upraszczają złożoność SVA. Zauważono jednak, że zawiera pewne nieścisłości, a jej wysoka cena i kwestie związane z wiązaniem są wskazywane jako wady.
Zalety:⬤ Łatwa do zrozumienia i dobrze napisana
⬤ zawiera praktyczne aplikacje, przykłady i dzienniki symulacji
⬤ skuteczna do szybkiego odświeżenia podstaw SVA
⬤ doskonałe odniesienie do codziennych zadań weryfikacji projektu.
Wady:⬤ Zawiera pewne niedokładne informacje
⬤ wysoka cena
⬤ potencjalne problemy z oprawą wydania w twardej oprawie.
(na podstawie 6 opinii czytelników)
Oryginalny tytuł:
System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Zawartość książki:
Niniejsza książka stanowi praktyczny, zorientowany na zastosowania przewodnik po języku i metodologii zarówno asercji SystemVerilog, jak i pokrycia funkcjonalnego. Czytelnicy skorzystają z podejścia krok po kroku do nauki niuansów języka i metodologii zarówno asercji SystemVerilog, jak i pokrycia funkcjonalnego, co pozwoli im odkryć ukryte i trudne do znalezienia błędy, wskazać bezpośrednio źródło błędu, zapewnić czysty i łatwy sposób modelowania złożonych kontroli czasu i obiektywnie odpowiedzieć na pytanie "czy funkcjonalnie zweryfikowaliśmy wszystko". Książka ta, napisana przez profesjonalnego użytkownika końcowego zajmującego się projektowaniem i weryfikacją układów ASIC/SoC/CPU i FPGA, wyjaśnia każdą koncepcję za pomocą łatwych do zrozumienia przykładów, dzienników symulacji i aplikacji pochodzących z rzeczywistych projektów. Czytelnicy będą w stanie poradzić sobie z modelowaniem złożonych kontrolerów do weryfikacji funkcjonalnej i wyczerpujących modeli pokrycia dla pokrycia funkcjonalnego, tym samym drastycznie skracając czas projektowania, debugowania i pokrycia.
To zaktualizowane trzecie wydanie uwzględnia najnowszy zestaw funkcji wydany w IEEE-1800 (2012) LRM, w tym liczne dodatkowe operatory i funkcje. Dodatkowo, wiele wyjaśnień dotyczących współbieżnych asercji/operatorów zostało ulepszonych, z dodaniem większej liczby przykładów i rysunków.
- Obejmuje w całości najnowszą składnię i semantykę IEEE-1800 2012 LRM;
- Obejmuje zarówno języki i metodologie SystemVerilog Assertions, jak i SystemVerilog Functional Coverage;
- Zapewnia praktyczne zastosowania tego, co, jak i dlaczego metodologii weryfikacji opartej na asercjach i pokryciu funkcjonalnym;
- Wyjaśnia każdą koncepcję krok po kroku i stosuje ją w praktycznym przykładzie z życia wziętym;
- Zawiera 6 praktycznych LABów, które umożliwiają czytelnikom zastosowanie w praktyce koncepcji wyjaśnionych w książce.
