Opinie czytelników
Podsumowanie:Książka jest wysoce zalecana dla inżynierów przechodzących z Verilog do SystemVerilog, szczególnie do celów projektowych. Jest szczegółowa, łatwa w czytaniu i dobrze skonstruowana. Należy jednak zauważyć, że wydanie Kindle ma słabe formatowanie, a niektórzy użytkownicy uważają, że brakuje w nim kompleksowego pokrycia języka SystemVerilog i ma skąpy indeks.
Zalety:⬤ Doskonała dla inżynierów zaznajomionych z językiem Verilog, którzy przechodzą na SystemVerilog, szczególnie w zakresie projektowania.
⬤ Szczegółowa, ale łatwa do odczytania.
⬤ Zawiera dobre przykłady i studia przypadków.
⬤ Dobrze zorganizowane tematy, które logicznie przepływają.
⬤ Polecana dla projektantów i architektów RTL.
Wady:⬤ Słabe formatowanie w wydaniu Kindle.
⬤ Niewyczerpująca; brak szczegółowych informacji na temat całego języka SystemVerilog.
⬤ Skąpy indeks w porównaniu do innych podręczników.
⬤ Skupia się głównie na funkcjach syntezowalnych, nie obejmując aspektów niesyntezowalnych.
(na podstawie 14 opinii czytelników)
Oryginalny tytuł:
Systemverilog for Design Second Edition: A Guide to Using Systemverilog for Hardware Design and Modeling
Zawartość książki:
W zaktualizowanym drugim wydaniu książka ta została gruntownie poprawiona rozdział po rozdziale, aby uwzględnić wiele aktualizacji tekstu i przykładów potrzebnych do odzwierciedlenia zmian przyjętych między pierwszym wydaniem książki a finalizacją nowego standardu.
Książka dokładnie odzwierciedla składnię i zmiany semantyczne w języku SystemVerilog, dzięki czemu jest niezbędnym źródłem informacji dla profesjonalistów zajmujących się systemami, którzy potrzebują najnowszych informacji o wersji. Ponadto drugie wydanie zawiera nowy rozdział wyjaśniający „pakiety” SystemVerilog, nowy dodatek podsumowujący wytyczne dotyczące syntezy przedstawione w całej książce, a wszystkie przykłady kodu zostały zaktualizowane do ostatecznej składni i ponownie uruchomione przy użyciu najnowszej wersji narzędzi Synopsys, Mentor i Cadance.
