Ocena:
Obecnie brak opinii czytelników. Ocena opiera się na 14 głosach.
Computer Architecture Tutorial Using an FPGA: ARM & Verilog Introductions
Naucz się architektury komputerowej i zdobądź praktyczne doświadczenie z wykorzystaniem FPGA podczas nauki w domu. Działający model 32-bitowego procesora ARM jest stopniowo budowany w oparciu o podstawowe zasady architektury komputerowej. Układy FPGA (Field Programmable Gate Arrays) zapewniają elastyczne platformy elektroniki cyfrowej, które mogą być zorganizowane jako procesor, sieć neuronowa lub prawie każdy inny obwód cyfrowy. Są one cyfrowym odpowiednikiem zmiennokształtnych w science fiction.
FPGA jest najpierw wprowadzany graficznie poprzez modele operacyjne poszczególnych bramek logicznych i struktur, takich jak magistrale i dekodery. Następnie kodowanie Verilog rozpoczyna się od prostych przykładów obwodów, a kończy na procesorze, który uruchamia kod maszynowy ARM. Programy można nawet wprowadzać w symbolicznym języku asemblera, który jest kompilowany do 100% kodu maszynowego ARM za pomocą makr, zadań i funkcji napisanych w języku Verilog. Ta imitacja procesora może być uruchamiana z pełną prędkością, krokowo z punktami przerwania lub wstrzymywana w cyklu pobierania, dekodowania i wykonywania.
Ponad 150 ilustracji towarzyszy szczegółowym opisom konfiguracji FPGA i przejścia przez każdy z prawie 100 przykładów Verilog. Wszystkie przykłady kodu źródłowego można pobrać z serwisu GitHub i wykorzystać oprogramowanie Intel(R) Quartus(R) Prime wraz z płytką rozwojową FPGA Terasic DE10-Lite. Płytkę DE10-Lite można kupić za mniej niż 100 USD na wielu stronach internetowych, a oprogramowanie Intel(R) Quartus(R) Prime Lite Edition można pobrać bezpłatnie ze strony firmy Intel. Inne płyty FPGA i inne oprogramowanie Verilog mogą być używane, ale mogą być konieczne niewielkie modyfikacje przykładów.
© Book1 Group - wszelkie prawa zastrzeżone.
Zawartość tej strony nie może być kopiowana ani wykorzystywana w całości lub w części bez pisemnej zgody właściciela.
Ostatnia aktualizacja: 2024.11.13 21:45 (GMT)