Logiczny wysiłek: Projektowanie szybkich obwodów CMOS

Ocena:   (3,4 na 5)

Logiczny wysiłek: Projektowanie szybkich obwodów CMOS (Ivan Sutherland)

Opinie czytelników

Podsumowanie:

Książka Logical Effort for designing CMOS circuits jest ogólnie dobrze przyjęta ze względu na swoją przejrzystość i efektywną prezentację złożonych pojęć. Choć jest ona polecana zaawansowanym studentom i projektantom, ma ona istotne luki i kwestie, które mogą utrudniać zrozumienie początkującym.

Zalety:

Przejrzysta i elegancka prezentacja podejścia Logical Effort.
Przydatna do zrozumienia limitów przyspieszenia w doborze wielkości tranzystorów.
Napisana w angażujący i przystępny sposób.
Zaprojektowany przez twórców metody Logical Effort, dostarczający autorytatywnych spostrzeżeń.
Cenne źródło wiedzy dla zaawansowanych studentów i profesjonalistów w dziedzinie projektowania VLSI.

Wady:

Brak kompleksowego omówienia asymetrycznego wymiarowania i niektórych zaawansowanych tematów.
Dezorganizacja w układzie, z ważnymi punktami rozproszonymi.
Niektóre wykresy i diagramy są mylące lub nieefektywnie zaprezentowane.
Arbitralne definicje, które odbiegają od wcześniej ustalonej terminologii, są mylące.
Może nie być odpowiednia dla początkujących bez wskazówek od doświadczonych projektantów.

(na podstawie 5 opinii czytelników)

Oryginalny tytuł:

Logical Effort: Designing Fast CMOS Circuits

Zawartość książki:

Projektanci szybkich układów scalonych stają przed oszałamiającym wyborem i zbyt często spędzają frustrujące dni na poprawianiu bramek, aby osiągnąć docelową prędkość.

Logiczny wysiłek: Designing Fast CMOS Circuits sprawia, że projektowanie szybkich układów scalonych staje się łatwiejsze i bardziej metodyczne, zapewniając prostą i szeroko stosowaną metodę szacowania opóźnień wynikających z czynników takich jak topologia, pojemność i rozmiary bramek. Pomysł pionierów w dziedzinie obwodów i grafiki komputerowej, Ivana Sutherlanda i Boba Sproulla, „logiczny wysiłek” zmieni sposób, w jaki podchodzisz do wyzwań projektowych.

Książka ta rozpoczyna się od solidnego zrozumienia podstawowych procedur i koncepcji tej metody, dzięki czemu można od razu zacząć z niej korzystać. Późniejsze rozdziały zgłębiają teorię i szczegóły metody oraz szczegółowo opisują jej specjalistyczne zastosowania.

Dodatkowe informacje o książce:

ISBN:9781558605572
Autor:
Wydawca:
Język:angielski
Oprawa:Miękka oprawa

Zakup:

Obecnie dostępne, na stanie.

Inne książki autora:

Logiczny wysiłek: Projektowanie szybkich obwodów CMOS - Logical Effort: Designing Fast CMOS...
Projektanci szybkich układów scalonych stają przed...
Logiczny wysiłek: Projektowanie szybkich obwodów CMOS - Logical Effort: Designing Fast CMOS Circuits

Prace autora wydały następujące wydawnictwa:

© Book1 Group - wszelkie prawa zastrzeżone.
Zawartość tej strony nie może być kopiowana ani wykorzystywana w całości lub w części bez pisemnej zgody właściciela.
Ostatnia aktualizacja: 2024.11.13 21:45 (GMT)