Analysis and Design of CMOS Clocking Circuits for Low Phase Noise
Ponieważ elektronika staje się coraz szybsza, mniejsza i bardziej wydajna, rozwój i badania nad sygnałami i obwodami taktującymi przyspieszyły, aby dotrzymać jej kroku. Niniejsza książka wypełnia lukę między klasyczną teorią obwodów taktujących a najnowszymi osiągnięciami technologicznymi, czyniąc ją użytecznym przewodnikiem dla nowicjuszy w tej dziedzinie, a także oferując uznanym badaczom możliwość poszerzenia i zaktualizowania swojej wiedzy na temat aktualnych trendów.
Książka rozpoczyna się od wprowadzenia teorii transformaty Fouriera i gęstości widmowej mocy, a następnie opiera się na tych podstawach w rozdziale 2, aby zdefiniować szum fazowy i jitter. Rozdział 3 omawia teorię i podstawową implementację oscylatorów CMOS, w tym oscylatorów LC i oscylatorów pierścieniowych, a rozdział 4 wprowadza techniki analizy ich szumu fazowego i jitteru. Rozdziały 5-7 obejmują konwencjonalne obwody taktujące.
Pętla synchronizacji fazy (PLL) i pętla synchronizacji opóźnienia (DLL), które tłumią szum fazowy oscylatorów CMOS. Opisano bloki konstrukcyjne konwencjonalnych PLL/DLL, a także dogłębnie zbadano dynamikę pętli ujemnego sprzężenia zwrotnego PLL/DLL wraz z praktycznymi przykładami projektowymi. W rozdziałach 8-11 omówiono najnowocześniejsze techniki obwodów do tłumienia szumu fazowego, przedstawiając zasady i praktyczne kwestie związane z implementacją obwodów technik wykrywania fazy podpróbkowania, w pełni cyfrowej PLL/DLL, oscylatora z blokadą wtrysku i DLL zwielokrotniającej zegar. Obszerny przegląd i dyskusja na temat najnowocześniejszych obwodów taktujących i testów porównawczych zostały omówione w Dodatku.